

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-126418

(43)Date of publication of application: 15.05.1998

(51)Int.CI.

H04L 12/28

H04Q 3/00

(21) Application number: **08-277643**

(71)Applicant: FUJITSU LTD

(22)Date of filing:

21.10.1996

(72)Inventor: **OOKURA RITSUKO**


MOCHIZUKI HIDEAKI

(54) OAM PROCESSING UNIT

(57) Abstract:

PROBLEM TO BE SOLVED: To attain miniaturization and low power consumption by decreasing the circuit scale through the contrivance such as common use of duplicate parts with respect to an operation and maintenance(OAM) processing unit conducting the operation management and the maintenance management of an asynchronous transfer mode (ATM) network.

SOLUTION: An output means 3 stores a plurality of VPI/VCI sets registered in advance. When an extract means 1 extracts the VPI/VCI, the output means compares the extracted VPI/VCI with a plurality of the registered VPI/VCI sets and provides an output of a coincidence signal when there is a VPI/VCI coincident with the extracted VPI/VCI among a plurality of the VPI/VCI sets. On the other hand, when an alarm detection means 2 detects a physical layer alarm, the output means 3 provides an output of VPIs of all VPs relating to the detected physical layer alarm among a plurality of registered VPI/VCI sets to a VP-alarm indication signal(AIS) output means 4. The VP-AIS output means 4 generates a VP-



AIS cell based on the received VPIs and provides an output of a cell stream.

LEGAL STATUS

[Date of request for examination]

23.06.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]

3302578

26.04.2002

Searching PAJ Page 2 of 2

[Number of appeal against examiner's decision of rejection]
 [Date of requesting appeal against examiner's decision of rejection]
 [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-126418

(43)公開日 平成10年(1998)5月15日

(51) Int.Cl.⁶

識別記号

FΙ

H 0 4 L 12/28

H04Q 3/00

H04L 11/20 H04Q 3/00 D

審査請求 未請求 請求項の数16 OL (全 16 頁)

(21)出願番号

特顧平8-277643

(71)出顧人 000005223

富士通株式会社

(22)出願日 平成8年(1996)10月21日

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 大倉 理津子

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 望月 英明

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内


(74)代理人 弁理士 服部 毅巖

(54) 【発明の名称】 OAM処理装置

(57)【要約】

【課題】 ATM網の運用管理および保守管理を行う〇AM処理装置に関し、重複する部分を共用化する等の工夫により回路規模を縮小し、これによって、小型化および低電力消費化を図ることを課題とする。

【解決手段】 出力手段3は、予め登録された複数のVPI/VCIを記憶している。そして、抽出手段1がVPI/VCIを複数の登録VPI/VCIと比較し、複数の登録VPI/VCIと比較し、複数の登録VPI/VCIとして立まるものがあるときに一致信号を出力する。一方、アラーム検出手段2が物理レイヤアラームを検出した時には、出力手段3は、複数の登録VPI/VCIのうちから、検出された物理レイヤアラームに関連する全VPのVPIをVP-AIS出力手段4へ出力する。VP-AIS出力手段4は、当該VPIを基にVP-AISセルを作成し、セルストリームに出力する。



【特許請求の範囲】

【請求項1】 ATM (Asynchronous Transfer Mode) ネットワークエレメントに設けられ、ATM網の運用管 理および保守管理を行うOAM (Operationand Mainten ance)処理装置において、

入力されたATMセルからVPI(Virtual Path Identi fier) /VCI(Virtual Channel Identifier)を抽出す る抽出手段と、

入力された同期フレーム信号から物理レイヤアラームを 検出するアラーム検出手段と、

予め登録された複数のVPI/VCIを記憶していて、前記抽出手段がVPI/VCIを抽出したときには、当該抽出されたVPI/VCIを前記複数の登録VPI/VCIと比較し、前記複数の登録VPI/VCIの中に前記抽出されたVPI/VCIと一致するものがあるときに一致信号を出力し、また、前記アラーム検出手段が物理レイヤアラームを検出したときには、前記複数の登録VPI/VCIのうちから、前記検出物理レイヤアラームに関連する全VP(Virtual Path)のVPIを出力する出力手段と、

前記出力手段が前記物理レイヤアラームの検出によりVPIを出力したときに、当該VPIを基にVP-AIS(Virtual Path-Alarm Indication Signal)セルを作成し、出力するVP-AISセル出力手段と、

を有することを特徴とするOAM処理装置。

【請求項2】 ATMネットワークエレメントに設けられ、ATM網の運用管理および保守管理を行うOAM処理装置において、

入力されたATMセルからVPI/VCIを抽出する抽 出手段と、

入力された同期フレーム信号から物理レイヤアラームを 検出するアラーム検出手段と、

予め登録された複数のVPI/VCIを記憶するととも
に、当該VPI/VCIを新たなVPI/VCIに変換
するための変換テーブルを記憶していて、前記抽出手段
がVPI/VCIを抽出したときには、当該抽出された
VPI/VCIを前記複数の登録VPI/VCIと比較
し、前記複数の登録VPI/VCIの中に前記抽出され
たVPI/VCIと一致するものがあるときに、当該一
致した登録VPI/VCIを前記変換テーブルを参照し
40
て新VPI/VCIに変換して出力し、また、前記アラーム検出手段が物理レイヤアラームを検出したときに
は、前記複数の登録VPI/VCIのうちから、前記検
出物理レイヤアラームに関連する全VPのVPIを取り
出し、前記変換テーブルを参照して新VPIに変換して
出力する出力手段と、

前記出力手段が前記一致により新VPI/VCIを出力 したときに、前記抽出手段によって先にVPI/VCI AISに対応するVPに属する全VOが抽出されたATMセルのヘッダに記載されているVP を取り出し、前記変換テーブルを参照 I/VCIを、前記新VPI/VCIに入れ替えるヘッ 50 CIに変換して出力する出力手段と、

ダ入替手段と、

前記出力手段が前記物理レイヤアラームの検出により新 VPIを出力したときに、当該VPIを基にVP-AI Sセルを作成し、出力するVP-AISセル出力手段 よ

を有することを特徴とするOAM処理装置。

【請求項3】 ATMネットワークエレメントに設けられ、ATM網の運用管理および保守管理を行うOAM処理装置において、

10 入力されたATMセルからVPI/VCIを抽出する抽 出手段と、

入力されたATMセルからVP-AISを検出するアラーム検出手段と、

予め登録された複数のVPI/VCIを記憶していて、前記抽出手段がVPI/VCIを抽出したときには、当該抽出されたVPI/VCIを前記複数の登録VPI/VCIの中に前記抽出されたVPI/VCIと一致するものがあるときに一致信号を出力し、また、前記アラーム検出手段が20 VP-AISを検出したときには、前記複数の登録VPI/VCIのうちから、前記検出VP-AISに対応するVP(Virtual Path)に属する全VC(Virtual Channel)のVPI/VCIを出力する出力手段と、

前記出力手段が前記 V P - A I S の検出により V P I / V C I を出力したときに、当該 V P I / V C I を基に V C - A I S (Virtual Channel-Alarm Indication Signa 1) セルを作成し、出力する V C - A I S セル出力手段 と

を有することを特徴とするOAM処理装置。

30 【請求項4】 ATMネットワークエレメントに設けられ、ATM網の運用管理および保守管理を行うOAM処理装置において、

入力されたATMセルからVPI/VCIを抽出する抽出手段と

入力されたATMセルからVP-AISを検出するアラ ーム検出手段と、

予め登録された複数のVPI/VCIを記憶するとともに、当該VPI/VCIを新たなVPI/VCIに変換するための変換テーブルを記憶していて、前記抽出手段がVPI/VCIを抽出したときには、当該抽出されたVPI/VCIを前記複数の登録VPI/VCIと比較し、前記複数の登録VPI/VCIの中に前記抽出されたVPI/VCIと一致するものがあるときに、当該一致した登録VPI/VCIを前記変換テーブルを参照して新VPI/VCIに変換して出力し、また、前記アラーム検出手段がVP-AISを検出したときには、前記複数の登録VPI/VCIのうちから、前記検出VP-AISに対応するVPに属する全VCのVPI/VCIを取り出し、前記変換テーブルを参照して新VPI/VCIを取り出し、前記変換テーブルを参照して新VPI/VCIを取り出し、前記変換テーブルを参照して新VPI/VCIを取り出し、前記変換テーブルを参照して新VPI/VCIに変換して出力する出力手段と

(3)

前記出力手段が、前記一致により新VPI/VCIを出 力したときに、前記抽出手段によって先にVPI/VC Iが抽出されたATMセルのヘッダに記載されているV PI/VCIを、前記新VPI/VCIに入れ替えるへ ッダ入替手段と、

前記出力手段が前記VP-AISの検出により新VPI /VCIを出力したときに、当該VPI/VCIを基に VC-AISセルを作成し、出力するVC-AISセル 出力手段と、

を有することを特徴とするOAM処理装置。

【請求項5】 ATMネットワークエレメントに設けら れ、ATM網の運用管理および保守管理を行うOAM処 理装置において、

入力されたATMセルからVPI/VCIを抽出する抽

予め登録された複数のVPI/VCIを記憶していて、 前記抽出手段がVPI/VCIを抽出したときには、当 該抽出されたVPI/VCIを前記複数の登録VPI/ VCIと比較し、前記複数の登録VPI/VCIの中に 前記抽出されたVPI/VCIと一致するものがあると 20 前記第2の計算手段から出力される計算結果を、VP/ きに、前記抽出手段によって先にVPI/VCIが抽出 されたATMセルに対応して、一致信号を出力する一致 信号出力手段と、

ATMセルに対して運用および保守に関する複数の処理 を施す際に、当該ATMセルに対応して前記一致信号が 出力されているか否かをそれぞれ確認するようにする複 数の処理手段と、

を有することを特徴とするOAM処理装置。

【請求項6】 前記処理手段はアラーム処理部であると とを特徴とする請求項5記載のOAM処理装置。

【請求項7】 前記処理手段はPM(Performance Moni tor)処理部であることを特徴とする請求項5記載のOA M処理装置。

【請求項8】 前記処理手段はUPC (Usage Paramete r Control)部であることを特徴とする請求項5記載の〇 AM処理装置。

【請求項9】 ATMネットワークエレメントに設けら れ、ATM網の運用管理および保守管理を行うOAM処 理装置において、

入力されたATMセルから、VPI/VCIフィールド 40 -を抽出する抽出手段と、

予め所定のレンジ情報を記憶していて、前記抽出手段が 抽出したVPI/VCIフィールドにおけるレンジ外れ を判別し、レンジ外れ信号を、前記抽出手段によって先 にVPI/VCIフィールドが抽出されたATMセルに 対応して出力するレンジ外れ信号出力手段と、

ATMセルに対して運用および保守に関する複数の処理 を施す際に、当該ATMセルに対応して前記レンジ外れ 信号が出力されているか否かをそれぞれ確認するように する複数の処理手段と、

を有することを特徴とするOAM処理装置。

【請求項10】 前記処理手段はアラーム処理部である ことを特徴とする請求項9記載のOAM処理装置。

【請求項11】 前記処理手段はPM処理部であること を特徴とする請求項9記載のOAM処理装置。

【請求項12】 前記処理手段はUPC部であることを 特徴とする請求項9記載のOAM処理装置。

【請求項13】 ATMネットワークエレメントに設け られ、ATM網の運用管理および保守管理を行うOAM 10 処理装置において、

入力されたPMセルのペイロード記載内容を抽出すると ともに、ユーザ情報セルの入力状態を監視する監視手段

順次入力するPMセルの相互区間であるPMブロック毎 に、各PMブロックに入力したユーザ情報セルの性能に 関する計算を行う第1の計算手段と、

前記第1の計算手段で算出されたPMブロック毎の計算 結果を、各PMブロックに亘って横断的に纏める第2の 計算手段と、

VCチャネル単位に一時的に保持する保持手段と、

前記保持手段に保持された計算結果をボーリング周期で 読み出し、運用および保守に関する各種制御を行う制御 手段と、

を有することを特徴とするOAM処理装置。

【請求項14】 アクチベート要求のあったチャネルの VPI/VCIを記憶するアクチベートVPI/VCI 記憶手段と、

アドレスを発生して、前記アクチベートVPI/VCI 30 記憶手段に対してアドレス指定を行うアドレス発生手段 ٤.

を更に有し、

前記保持手段は、前記アドレス発生手段の発生するアド レスを自己のアドレス指定に流用することを特徴とする 請求項13記載のOAM処理装置。

【請求項15】 PMデータ項目の数だけの連続する数 字を発生する連続数発生手段を、更に有し、

前記保持手段は、前記アドレス発生手段の発生するアド レスを自己のアドレスの上位ピットとして使用し、前記 連続数発生手段が発生する数字を自己のアドレスの下位 ビットとして使用することを特徴とする請求項14記載 の〇AM処理装置。

【請求項16】 ATMネットワークエレメントに設け られ、A TM網の運用管理および保守管理を行うOAM 処理装置において、

入力されたATMセルからVPI/VCIを抽出する抽 出手段と、

入力された同期フレーム信号から物理レイヤアラームを 検出するアラーム検出手段と、

50 予め登録された複数のVPI/VCIを記憶していて、

前記抽出手段がVPI/VCIを抽出したときには、当 該抽出されたVPI/VCIを前記複数の登録VPI/ VCIと比較し、前記複数の登録VPI/VCIの中に 前記抽出されたVPI/VCIと一致するものがあると きに一致信号を出力し、また、前記アラーム検出手段が 物理レイヤアラームを検出したときには、前記複数の登 録VPI/VCIのうちから、前記検出物理レイヤアラ ームに関連する全VPI/VCIを出力する出力手段 Ł.

前記出力手段が前記物理レイヤアラームの検出によりV 10 PI/VCIを出力したときに、当該VPI/VCIを 基にVC-AISセルを作成し、出力するVC-AIS セル出力手段と、

を有することを特徴とするOAM処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、OAM (Operatio n and Maintenance)処理装置に関し、特に、交換機と加 入者宅とを繋ぐ加入者回線に配置されるATM(Asynch ronous TransferMode) ネットワークエレメントに設け られ、ATM網の運用管理および保守管理を行うOAM 処理装置に関する。

【0002】近年、ATM方式の通信装置では、サービ スの多様化に伴い、ATM網を保守運用するためのAT Mレイヤの〇AM処理の効率化が要求されている。とう した要求に応える1つの方法として、OAM処理装置の 小型化、低消費電力化がある。

[0003]

【従来の技術】図10は従来のOAM処理装置の一部を 示すブロック図である。とのOAM処理装置は、交換機 30 と加入者宅とを繋ぐ加入者回線に配置されたネットワー クエレメント内に設けられるものであり、図中、異常検 出部101には、交換機側からSONET(Synchronou s Optical Network)の同期フレーム信号またはATMセ ルが送られ、異常検出部101は、これらを監視して、 回線の異常を検出する。すなわち、同期フレーム信号が 入力している場合には、ヘッダ等の所定位置を監視する ことにより物理レイヤアラームを検出し、ATMセルが 入力している場合にはVP-AIS (Virtual Path-Ala rm Indication Signal) セルを検出するようにする。こ の検出が行われると、登録VPI/VCI発生部102 が、予め登録されている複数のVPI(Virtual Path Id entifier) / VCI (Virtual Channel Identifier)を発 生し出力する。登録VPI/VCI発生部102には、 自ネットワークエレメントに接続された複数の加入者宅 に対応するVPI/VCIが予め登録されており、物理 レイヤのアラームが検出されたときには、この物理レイ ヤアラームに関連する全VP(Virtual Path)のVPIを 出力し、一方、VP-AISが検出されたときには、と

Channel) のVPI/VCIを出力する。

【0004】OAMセル作成部103では、物理レイヤ アラームが検出されたときには、この物理レイヤアラー ムに関連する全VPの異常を通知するべく、送られた全 VPIを基にして、VP-AISに関するOAMセル (VP-AISセル)を作成し、一方、VP-AISが 検出されたときには、このVP-AISに対応するVP に属する全VCの異常を通知するべく、送られたVPI /VClを基にして、VC-AIS(Virtual Channel-Alarm Indication Signal)に関するOAMセル(VC-AISセル)を作成する。そして、OAMセル交換部1 04において、OAMセル作成部103で作成されたO AMセルをセルストリーム中に挿入する。この場合に、 物理レイヤアラームが検出されたときには、有効なセル によるセルストリームが形成されていないので、そのま ま単純に挿入が行われる。しかし、VP-AISが検出 されたときには、〇AMセル交換部104が、セルスト リーム中にアイドルセルを探し、アイドルセルが発見さ れると、そのアイドルセルの代わりに、OAMセル作成 部103で作成されたOAMセルを挿入するようにす 20 る。

【0005】一方、VPI/VCI抽出部105では、 ATMセルに含まれるVPI/VCIを抽出して入力V PI/VCI照合部106へ送る。入力VPI/VCI 照合部106には、登録VPI/VCI発生部102と 同じように、自ネットワークエレメントに接続されてい る加入者宅に対応するVPI/VCIが予め登録されて おり、入力VPI/VCI照合部106は、VPI/V CI抽出部105から送られたVPI/VCIを、登録 されているVPI/VCIのいずれかと一致するかどう かの照合を行う。一致する場合には、入力されたATM セルが、自ネットワークエレメントに接続されている加 入者宅へ送られるべきATMセルであることが分かる。 この場合には、一致したことを示す1ビットのフラグ を、53バイトの当該ATMセルに対応して付加するよ うにする。

【0006】なお、自ネットワークエレメントでATM スイッチングが行われるときには、登録VPI/VCI 発生部102および入力VPI/VCI照合部106の それぞれの直後に、新たなVPI/VCIへの変換部が それぞれ設けられるとともに、ATMセルのヘッダに記 載されたVPI/VCIの入替部が必要となる。

[0007]

【発明が解決しようとする課題】しかし、従来のOAM 処理装置では、登録VPI/VCI発生部102および 入力VPI/VCI照合部106が、自ネットワークエ レメントに接続されている加入者宅に対応するVPI/ VCIをそれぞれ記憶している。 VPI/VCIのビッ ト数は最大24ビットであり、物理レイヤのチャネルが のVP-AISに対応するVPに属する全VC(Virtual 50 複数の場合にはさらにビット数が増え、しかも記憶され

(5)

るVPI/VCIの数が多い。そのため、登録VPI/ VCI発生部102および入力VPI/VCI照合部1 06の各メモリの回路規模が大きく、したがって、OA M処理装置が大型化してしまうとともに、電力消費量も

大きい。とうした点から、同じ記憶内容を有している登 録VPI/VCI発生部102および入力VPI/VC I 照合部106を共用化したいという要求がある。

【0008】また、従来のOAM処理装置では、自ネッ トワークエレメントでATMスイッチングが行われると きには、登録VPI/VCI発生部102および入力V P I / V C I 照合部 1 0 6 のそれぞれの直後に、新V P I/VCI変換部をそれぞれ設ける必要がある。この場 合にも、両方の新VPI/VCI変換部に、同一内容の 変換テーブルが記憶されたメモリがそれぞれ設けられる が、これらの共用化も要求されている。

【0009】さらに、従来のOAM処理装置では、アラ ーム処理部、PM (Performance Monitor)処理部、およ びUPC (Usage Parameter Control)部の各々におい て、入力されたATMセルのVPI/VCIを抽出し て、自ネットワークエレメントに接続されている複数の 20 加入者宅に対応するVPI/VCIのいずれかと一致し ているか否かの判別を行っている。との同一の判別が各 部で行われて重複しており、回路規模を徒に大きくして しった。

【0010】同様に、従来のOAM処理装置では、アラ ーム処理部、PM処理部、およびUPC部の各々におい て、入力されたATMセルのVPI/VCIフィールド を抽出して、予め設定されたレンジ情報に基づいてレン ジ外れを検出することを行っているが、これも同一の判 別が各部で行われ、重複した部分を含むので、回路規模 30 を徒に大きくしていた。

【0011】またさらに、従来のOAM処理装置のPM 処理部では、VP/VCチャネル単位に、かつPMブロ ック(順次入力するPMセルの相互区間)毎にPMデー タをメモリに格納し、これを、運用および保守に関する 各種制御を行う制御装置のCPUが読み出して、各PM ブロックに亘って横断的に纏めることを行っていた。そ のため、メモリに格納されるデータ量が膨大となり、メ モリの大型化が避けられなかった。また、CPUは、各 PMブロックに亘って横断的に纏める計算処理を各PM 40 データ項目毎に、かつ、VP/VCチャネル毎に行うた め、CPUの処理負担が大きく、1つのCPUがサポー トできるVP/VCチャネル数が少なくなってしまうと いう問題点があった。

【0012】本発明はこのような点に鑑みてなされたも のであり、重複する部分を共用化する等の工夫により回 路規模を縮小し、これによって、小型化および低電力消 費化を図った〇AM処理装置を提供することを目的とす る。

[0013]

【課題を解決するための手段】本発明では上記目的を達 成するために、図1に示すように、入力されたATMセ ルからVPI/VCIを抽出する抽出手段1と、入力さ れた同期フレーム信号から物理レイヤアラームを検出す るアラーム検出手段2と、予め登録された複数のVPI **/VCIを記憶していて、抽出手段1がVPI/VCI** を抽出したときには、抽出されたVPI/VCIを複数 の登録VPI/VCIと比較し、複数の登録VPI/V CIの中に、抽出されたVPI/VCIと一致するもの 10 があるときに一致信号を出力し、また、アラーム検出手 段2が物理レイヤアラームを検出したときには、複数の 登録VPI/VCIのうちから、検出された物理レイヤ アラームに関連する全VPのVPIを出力する出力手段 3と、出力手段3がVPIを出力したときに、当該VP 【を基にVP−AISセルを作成し、出力するVP−A ISセル出力手段4とを有することを特徴とするOAM

【0014】以上のような構成において、抽出手段1に ATMセルが入力されると、そのATMセルからVPI /VCIを抽出する。一方、アラーム検出手段2に同期 フレーム信号が入力され、その同期フレーム信号に物理 レイヤアラームが含まれているときには、その物理レイ ヤアラームを検出する。

処理装置が提供される。

【0015】出力手段3は、予め登録された複数のVP I/VCIを記憶している。そして、抽出手段1がVP I/VCIを抽出したときには、抽出されたVPI/V CIを複数の登録VPI/VCIと比較し、複数の登録 VPI/VCIの中に、抽出されたVPI/VCIと一 致するものがあるときに一致信号を出力する。

【0016】一方、アラーム検出手段2が物理レイヤア ラームを検出した時には、出力手段3は、複数の登録V PI/VCIのうちから、検出された物理レイヤアラー ムに関連する全VPのVPIをVP-AIS出力手段4 へ出力する。VP-AIS出力手段4は、当該VPIを 基にVP-AISセルを作成し、セルストリームに出力 する。

【0017】以上のように、出力手段3だけが、予め登 録された複数のVPI/VCIを記憶し、入力ATMセ ルのVPI/VCIを登録VPI/VCIと照合すると とと、物理レイヤアラーム検出時の全VPのVPI発生 とを兼用しているので、従来に比べ、重複する記憶部分 の共用化が図られている。これによって、回路規模を縮 小でき、したがって、小型化および低電力消費化が図ら れている。

【0018】なお、図示を省略したが、物理レイヤアラ ームではなく、VP-AISが検出される場合でも、同 様に重複する記憶部分の共用化が図られる。この場合に は、さらに、従来必要であったVC-AISセルをセル ストリームに挿入する場合のアイドルセルの検出回路も 50 不要となる。

[0019]

【発明の実施の形態】以下、本発明の実施の形態を、図 面を参照して説明する。まず、本発明の〇AM処理装置 の第1の実施の形態の原理構成を、図1を参照して説明 する。第1の実施の形態は、入力されたATMセルから VPI/VCIを抽出する抽出手段1と、入力された同 期フレーム信号から物理レイヤアラームを検出するアラ ーム検出手段2と、予め登録された複数のVPI/VC 【を記憶していて、抽出手段1がVPI/VCIを抽出 したときには、抽出されたVPI/VCIを複数の登録 10 VPI/VCIと比較し、複数の登録VPI/VCIの 中に、抽出されたVPI/VCIと一致するものがある ときに一致信号を出力し、また、アラーム検出手段2が 物理レイヤアラームを検出したときには、複数の登録V PI/VCIのうちから、検出された物理レイヤアラー ムに関連する全VPのVPIを出力する出力手段3と、 出力手段3がVPIを出力したときに、当該VPIを基 にVP-AISセルを作成し、出力するVP-AISセ ル出力手段4とから構成される。

ATMセルが入力されると、そのATMセルからVPI /VCIを抽出する。一方、アラーム検出手段2に同期 フレーム信号が入力され、その同期フレーム信号に物理 レイヤアラームが含まれているときに、その物理レイヤ アラームを検出する。

【0021】出力手段3は、予め登録された複数のVP I/VCIを記憶している。そして、抽出手段1がVP I/VCIを抽出したときには、抽出されたVPI/V CIを複数の登録VPI/VCIと比較し、複数の登録 VPI/VCIの中に、抽出されたVPI/VCIと― 30 致するものがあるときに一致信号を出力する。

【0022】一方、アラーム検出手段2が物理レイヤア ラームを検出した時には、出力手段3は、複数の登録V PI/VCIのうちから、検出された物理レイヤアラー ムに関連する全VPのVPIをVP-AIS出力手段4 へ出力する。VP-AIS出力手段4は、当該VPIを 基にVP-AISセルを作成し、セルストリームに出力 する。

【0023】以上のように、出力手段3だけが、予め登 ルのVPI/VCIを登録VPI/VCIと照合すると とと、物理レイヤアラーム検出時の全VPのVPI発生 とを兼用しているので、従来に比べ、重複する記憶部分 の共用化が図られている。これによって、回路規模を縮 小でき、したがって、小型化および低電力消費化が図ら れている。

【0024】つぎに、第1の実施の形態の詳しい構成を 説明する。図2は、第1の実施の形態の詳しい構成を示 すブロック図である。このOAM処理装置の左側には交 換機を経て回線が接続され、右側には複数の加入者宅が 50 セレクタ13へ送る。セレクタ13は、物理レイヤアラ

接続されている。ALM検出部11には、回線側からS ONETの同期フレーム信号が送られ、ALM検出部1 1は、同期フレーム信号の中のヘッダ等の所定位置を監 視して物理レイヤアラームを検出する。この物理レイヤ アラームが検出されるときには、物理レイヤアラームに 関連する全VPが使用できないことを関連装置に知らせ る必要がある。そとで、この物理レイヤアラームの検出 により、ALM検出部11はアドレス生成カウンタ部1 2およびエントリ情報メモリ14にALM検出トリガを 送る。アドレス生成カウンタ部12はALM検出トリガ を受け取ると、連続した数字を高速で発生する。との数 字は、VPI/VCIのビット数と同じビット数からな る数字であり、アドレス生成カウンタ部12は、0から 最大数までをセレクタ13へ送る。セレクタ13は、物 理レイヤアラームが検出されているときには、この送ら れた数字を選択してエントリ情報メモリ14およびVP

I情報送出部15へ送る。

10

【0025】エントリ情報メモリ14は、複数の加入者 宅に対応する予め登録されたVPI/VCIを記憶して 【0020】以上のような構成において、抽出手段1に 20 いるものである。具体的には、VPI/VCIのビット 数と同じビット数からなるアドレスを備え、それらのア ドレスのうちで、これらの登録VPI/VCIに相当す る値のアドレスにはデータ値「1」を記憶し、それ以外 のアドレスにはデータ値「0」を記憶している。そし て、エントリ情報メモリ14は、セレクタ13を介して アドレス生成カウンタ部12から数字が送られ、かつ、 ALM検出トリガを送られると、その数字に一致するア ドレスに記載されたデータ値をVPI情報送出部15へ 送る。VPI情報送出部15は、エントリ情報メモリ1 4からデータ値「1」を送られた時だけ、セレクタ13 から送られた数字を受け入れる。この受け入れられた数 字は、複数の加入者宅に対応する予め登録されたVPI /VCIとなっている。との登録VPI/VCIの中か ら、VPI情報送出部15はVPIだけを取り出し、V P-AISセル生成部16へ送る。したがって、物理レ イヤアラームが検出されたことにより、加入者宅に対応 する登録全VPIがVP-AISセル生成部16へ送ら

【0026】VP-AISセル生成部16では、送られ 録された複数のVPI/VCIを記憶し、入力ATMセ 40 た全VPIに関するVP-AISセルを作成する。そし てパッファ17を介してVP-AISセル挿入部18か らセルストリームに挿入する。なお、物理レイヤアラー ムが検出されているときには、セルストリームに有効セ ルは無いので、適時挿入できる。

> 【0027】一方、物理レイヤアラームが検出されてい ないときには、SONET/ATM変換部19で、SO NETの同期フレーム信号からATMセルへの信号形態 の変換が行われる。そして、VPI/VCI抽出部20 が、ATMセルに含まれるVPI/VCIを取り出し、

ームが検出されておらず、VPI/VCI抽出部20か らVPI/VCIが送られているときには、このVPI **/VCIを選択してエントリ情報メモリ14へ送る。エ** ントリ情報メモリ14は、そのVPI/VCIに一致す るアドレスに記載されたデータ値をエントリ情報フラグ 生成部22へ送る。エントリ情報フラグ生成部22は、 エントリ情報メモリ14からデータ値「1」を送られた 時だけ、すなわち、入力したATMセルのVPI/VC Iを、複数の加入者宅に対応する予め登録されたVPI /VCⅠと照合した結果、一致するときだけ、一致した 10 VPⅠを取り出し、VP-AⅠSセルを作成すべきVP ことを表すフラグを出力する。この照合対象となったA TMセル (53パイト) はバッファ21でタイミング調 整され、1ビットの信号であるフラグと同期してVP-AISセル挿入部18へ並列に送られる。

【0028】かくして、エントリ情報メモリ14が、予 め登録された複数のVPI/VCIを記憶し、入力AT MセルのVPI/VCIを登録VPI/VCIと照合す ることと、物理レイヤアラーム検出時の全VPのVPI 発生とを兼用している。したがって、従来に比べ、重複 する部分の共用化が図られ、これによって、回路規模を 20 縮小でき、そのため、小型化および低電力消費化が実現 する。

【0029】なお、図1に示す抽出手段1は、図2のV PI/VCI抽出部20に対応し、図1に示すアラーム 検出手段2は、図2のALM検出部11に対応し、図1 に示す出力手段3は、図2のエントリ情報メモリ14、 セレクタ13、およびVPI情報送出部15に対応し、 図1に示すVP−AISセル出力手段4は、図2のVP -AISセル16、バッファ17、およびVP-AIS セル挿入部18に対応する。

【0030】つぎに、第2の実施の形態を説明する。第 2の実施の形態は、〇AM処理装置の設けられているネ ットワークエレメントがATMスイッチングを行う場合 に関する。

【0031】図3は第2の実施の形態の構成を示すブロ ック図である。第2の実施の形態の構成は、第1の実施 の形態の構成と基本的には同じであるので、同一部分に は同一の参照符号を付して、その説明を省略し、相違点 だけを説明する。

【0032】ヘッダ抽出部24は入力ATMセルのヘッ ダを抽出し、VPI/VCI抽出部20へ送るととも に、その入力ATMセルをバッファ21へ送る。新VP I/VCIメモリ25は、予め登録された複数のVPI /VCIをアドレスとし、各アドレスのデータ値に、対 応のVPI/VCIのATMスイッチング後の新たなV PI/VCIを記憶している。そして、ATMセルが入 力され、そのVPI/VCIが登録VPI/VCIと照 合され、一致した時に、新VPI/VCIメモリ25 は、エントリ情報メモリ14からデータ値「1」を受

録VPI/VCIを、ATMスイッチング後の新たなV PI/VCIに変換して、新ヘッダ生成部26へ出力す

【0033】新ヘッダ生成部26は、その新たなVPI /VCIを基に、対応する入力ATMセルの新たなへッ ダを作成する。新ヘッダ挿入部27では、新たなヘッダ を、対応する入力A TMセルのヘッダと入れ替える。 【0034】VPI情報送出部15では、物理レイヤア ラーム検出時に、新VPI/VCIが送られるので、新 Iとして出力する。

【0035】したがって、第2の実施の形態では、エン トリ情報メモリ14が、予め登録された複数のVPI/ VCIを記憶し、入力ATMセルのVPI/VCIを登 録VPI/VCIと照合することと、物理レイヤアラー ム検出時の全VPのVPI発生とを兼用し、さらに、新 VPI/VCIメモリ25が、新VPI/VCIへの変 換テーブルを記憶し、VPI/VCIの照合後に新VP Ⅰ/VCⅠへ変換することと、物理レイヤアラーム検出 時に発生された全VPのVPI/VCIを新VPI/V CIへ変換することとを兼用している。したがって、従 来に比べ、重複する部分のさらなる共用化が図られ、と れによって、回路規模を縮小でき、そのため、小型化お よび低電力消費化が実現する。

【0036】つぎに、第3の実施の形態を説明する。第 3の実施の形態は、OAM処理装置がVPC (Virtual P ath Connection) のアラームをVC-AISに変換する 場合に関する。

【0037】図4は、第3の実施の形態の構成を示すブ 30 ロック図である。このOAM処理装置の左側には交換機 を経て回線が接続され、ことではATMセルストリーム が供給されている。右側には複数の加入者宅が接続され ている。VPI/VCI抽出部29にはATMセルが送 られ、その中からVPI/VCIを抽出してセレクタ3 0へ送る。つぎのVP-AIS検出部31では、セルス トリームを監視してVP-AISを検出する。とのVP - A I Sが検出されるときには、このVP-A I Sに対 応するVPに属する全VCが使用できないことを関連装 置に知らせる必要がある。そこで、このVP-AISの 検出により、VP-AIS検出部31はアドレス生成カ ウンタ部32にVP-AISに対応するVPIを知ら せ、またエントリ情報メモリ33にVP-AIS検出ト リガを送る。アドレス生成カウンタ部32はVPIを受 け取ると、連続した0から最大数までの数字を高速で発 生する。この数字は、VCIのビット数と同じビット数 からなる数字であり、アドレス生成カウンタ部32は、 受け取ったVPIを上位ビットにして、この数字を下位 ビットに加えてセレクタ30へ送る。セレクタ30は、 VP-AISが検出されているときには、この送られた け、その時にセレクタ13から送られた数字、つまり登 50 VPIと数字との組合せ数を選択してエントリ情報メモ

リ33およびVCI情報送出部34へ送る。

【0038】エントリ情報メモリ33は、複数の加入者 宅に対応する予め登録されたVPI/VCIを記憶して いるものであり、具体的には、VPI/VCIのビット 数と同じビット数からなるアドレスを備え、それらのア ドレスのうちで、これらの登録VPI/VCIに相当す る値のアドレスにはデータ値「1」を記憶し、それ以外 のアドレスにはデータ値「0」を記憶している。そし て、エントリ情報メモリ33は、VP-AIS検出時 に、セレクタ30を介してアドレス生成カウンタ部32 10 から組合せ数を送られ、かつ、VP-AIS検出トリガ を送られると、その組合せ数に一致するアドレスに記載 されたデータ値をVCI情報送出部34へ送る。VCI 情報送出部34は、エントリ情報メモリ33からデータ 値「1」を送られた時だけ、セレクタ30から送られた 組合せ数を受け入れる。この受け入れられた組合せ数 は、VP-AISに対応するVPIを上位ビットに有 し、かつ、複数の加入者宅に対応する予め登録されたV CIを下位ビットに有している。このVPI/VCI を、VCI情報送出部34はVC-AISセル生成部3 5へ送る。したがって、VP-AISが検出されたこと により、そのVP-AISに対応するVPに属する全V CのVPI/VCIがVC-AISセル生成部35へ送 られる。

【0039】VC-AISセル生成部35では、送られ たVPI/VCIに関するVC-AISセルを作成す る。そしてバッファ36を介してVC-AISセル挿入 部37からセルストリームに挿入する。なお、セルスト リームにアイドルセルが存在するときには、エントリ情 報メモリ33での照合によってアイドルセルが存在して 30 て、新へっダ生成部43へ出力する。 いることが分かる(セル入力タイミングにも拘らず、一 致信号が発生しない状態)ので、そのアイドルセルに代 わってVC-AISセルを挿入するようにする。これに より、従来は、アイドルセルを検出する回路があったの に対し、本発明ではとうした検出回路が不要となる。

【0040】一方、VP-AISが検出されていないと きには、セレクタ30は、VPI/VCI抽出部29か らのVPI/VCIを選択してエントリ情報メモリ33 へ送る。エントリ情報メモリ33は、そのVPI/VC 【に一致するアドレスに記載されたデータ値をエントリ 40 情報フラグ生成部38へ送る。エントリ情報フラグ生成 部38は、エントリ情報メモリ33からデータ値「1」 を送られた時だけ、すなわち、入力したATMセルのV PI/VCIを、複数の加入者宅に対応する予め登録さ れたVPI/VCIと照合した結果、一致したときだ け、一致したことを表すフラグを出力する。この照合対 象となったATMセル(53パイト)はバッファ39で タイミング調整され、1ビットの信号であるフラグと同 期してVC-AISセル挿入部37へ並列に送られる。

め登録された複数のVPI/VCIを記憶し、入力AT MセルのVPI/VCIを登録VPI/VCIと照合す ることと、VP-AIS検出時の対応VPに属する全V CのVPI/VCI発生とを兼用している。したがっ て、従来に比べ、重複する部分の共用化が図られ、これ によって、回路規模を縮小でき、そのため、小型化およ び低電力消費化が実現する。

14

【0042】つぎに、第4の実施の形態を説明する。第 4の実施の形態は、OAM処理装置の設けられているネ ットワークエレメントがATMスイッチングを行う場合 に関する。

【0043】図5は第4の実施の形態の構成を示すブロ ック図である。第4の実施の形態の構成は、第3の実施 の形態の構成と基本的には同じであるので、同一部分に は同一の参照符号を付して、その説明を省略し、相違点 だけを説明する。

【0044】ヘッダ抽出部41は入力ATMセルのヘッ ダを抽出し、VPI/VCI抽出部29へ送るととも に、その入力ATMセルをVP-AIS検出部31を経 20 てバッファ39へ送る。新VPI/VCIメモリ42 は、予め登録された複数のVPI/VCIをアドレスと し、各アドレスにデータ値として、対応のVPI/VC IのATMスイッチング後の新たなVPI/VCIを記 憶している。そして、ATMセルが入力され、そのVP I/VCIが登録VPI/VCIと照合され、一致した 時に、新VPI/VCIメモリ42は、エントリ情報メ モリ33からデータ値「1」を受け、その時にセレクタ 30から送られた数字、つまり登録VPI/VCIを、 ATMスイッチング後の新たなVPI/VCIに変換し

【0045】新ヘッダ生成部43は、その新たなVPI /VCIを基に、対応する入力ATMセルの新たなヘッ ダを作成する。新ヘッダ挿入部44では、新たなヘッダ を、対応する入力ATMセルのヘッダと入れ替える。 【0046】VPI情報送出部15では、VP-AIS 検出時に、新VPI/VCIが送られるので、それをV C-AISセルを作成すべきVPI/VCIとして出力 する。

【0047】したがって、第4の実施の形態では、エン トリ情報メモリ33が、予め登録された複数のVPI/ VCIを記憶し、入力ATMセルのVPI/VCIを登 録VPI/VCIと照合することと、VP-AIS検出 時の対応VPに属する前記VCのVPI/VCI発生と を兼用し、さらに、新VPI/VCIメモリ42が、新 VPI/VCIへの変換テーブルを記憶し、VPI/V CIの照合後に新VPI/VCIへ変換することと、V P-AIS検出時に発生されたVPI/VCIを新VP I/VCIへ変換することとを兼用している。したがっ て、従来に比べ、重複する部分のさらなる共用化が図ら 【0041】かくして、エントリ情報メモリ33が、予 50 れ、これによって、回路規模を縮小でき、そのため、小 型化および低電力消費化が実現する。

【0048】つぎに、第5の実施の形態を説明する。第 5の実施の形態は、〇AM処理装置のアラーム処理部、 PM処理部、およびUPC部に係わる部分である。図6 は第5の実施の形態の構成を示すブロック図である。と のOAM処理装置の左側には交換機を経て回線が接続さ れ、ここではATMセルストリームが供給されている。 右側には複数の加入者宅が接続されている。VPI/V CI抽出部46にはATMセルが送られ、その中からV PI/VCIを抽出してエントリ情報メモリ47へ送 る。エントリ情報メモリ47は、複数の加入者宅に対応 する予め登録されたVPI/VCIを記憶しているもの であり、具体的には、VPI/VCIのビット数と同じ ビット数からなるアドレスを備え、それらのアドレスの うちで、これらの登録VPI/VCIに相当する値のア ドレスにはデータ値「1」を記憶し、それ以外のアドレ スにはデータ値「0」を記憶している。そして、エント リ情報メモリ47は、VPI/VCI抽出部46から送 られたVPI/VCIに一致するアドレスに記載された データ値をエントリ情報フラグ生成部48へ送る。エン トリ情報フラグ生成部48は、エントリ情報メモリ47 からデータ値「1」を送られた時だけ、すなわち、入力 したATMセルのVPI/VCIを、複数の加入者宅に 対応する予め登録されたVPI/VCIと照合した結 果、一致するときだけ、一致したことを表すフラグを出 力する。この照合対象となったATMセル(53バイ ト) はパッファ49でタイミング調整され、1ビットの 信号であるフラグと同期してALM処理部50、PM処 理部51、およびUPC部52へ並列に送られる。

【0049】ALM (Alarm)処理部50では、フラグに 30 より、入力したATMセルが複数の加入者宅に対応する 予め登録されたVPI/VCIと一致することを認識し た上で、VP-AISやVC-AISのアラーム検出処 理を行う。また、PM (Performance Monitor) 処理部5 1では、フラグにより、入力したATMセルが複数の加 入者宅に対応する予め登録されたVPI/VCIと一致 することを認識した上で、アラーム発生頻度の測定処理 を行う。またさらに、UPC (Usage ParameterControl) 部52では、フラグにより、入力したATMセルが複 数の加入者宅に対応する予め登録されたVPI/VCI と一致することを認識した上で、QoS(Quality of Se rvice)に基づいた違反セルの廃棄やタグ付けを行なった り、フラブの付いていないATMセルの廃棄等を行う。 【0050】このように、入力したATMセルが複数の 加入者宅に対応する予め登録されたVPI/VCIと一 致したことを表すフラグをATMセルに付加してALM 処理部50、PM処理部51、およびUPC部52へ送 るようにしているので、従来のように、ALM処理部5 0、PM処理部51、およびUPC部52の各々で、入

照合していた場合に比べ、重複部分が共通化される。と れにより、回路規模を縮小でき、そのため、小型化およ び低電力消費化が実現する。

16

【0051】つぎに、第6の実施の形態を説明する。第 6の実施の形態も、〇AM処理装置のアラーム処理部、 PM処理部、およびUPC部に係わる部分である。図7 は第6の実施の形態の構成を示すブロック図である。と の〇AM処理装置の左側には交換機を経て回線が接続さ れ、ことではATMセルストリームが供給されている。 右側には複数の加入者宅が接続されている。VPI/V 10 CIフィールド抽出部54にはATMセルが送られ、そ の中からVPI/VCIフィールドを抽出してレンジ外 れ検出部55へ送る。VPI/VCIフィールドは、A TMセルのヘッダの中で、VPI/VCIが収納される べき24ビットのエリアを指す。VPI/VCIは、実 際には24ビットよりも少ないビット数で表される場合 が多く、そうした場合には、VPI/VCIフィールド のうちでVPI/VCIのために実際に使用されるビッ ト数を予め設定して、そとにだけVPI/VCIを収納 20 するようにする。その設定されたビット部分をレンジと 呼ぶ。レンジ外れ検出部55には、外部から予め設定さ れたレンジが知らされる。そして、レンジ外れ検出部5 5は、VPI/VCIフィールド抽出部54から送られ たVPI/VCIフィールドに収納されているVPI/ VCIが、設定されたレンジ内に収まっているか否かを 調べる。レンジ内に収まっていない場合には、レンジ外 れフラグ生成部56に、レンジ外れを表すフラグを出力 させる。このレンジ外れ検出の対象となったATMセル (53バイト) はバッファ57でタイミング調整され、 1ビットの信号であるフラグと同期してALM処理部5 8、PM処理部59、およびUPC部60へ並列に送ら れる。

【0052】ALM (Alarm)処理部58では、フラグにより、入力したATMセルがレンジ外れであることを認識した上で、VP-AISやVC-AISのアラーム検出処理を行う。また、PM (Performance Monitor) 処理部59では、フラグにより、入力したATMセルがレンジ外れであることを認識した上で、アラーム発生頻度の測定処理を行う。またさらに、UPC (Usage Parameter Control)部60では、フラグにより、入力したATMセルがレンジ外れであることを認識した上で、QoS(Quality of Service)に基づいた違反セルの廃棄やタグ付けを行なう。

 規模を縮小でき、そのため、小型化および低電力消費化 が実現する。

【0054】つぎに、第7の実施の形態を説明する。図 8は第7の実施の形態の構成を示すプロック図である。 第7の実施の形態は、第1の実施の形態と第3の実施の 形態とを組み合わせたものである。そのため、図8で は、図2に示す第1の実施の形態の構成および図4に示 す第3の実施の形態の構成と同一部分には同一の参照符 号を付して、その説明を省略する。

【0055】第7の実施の形態では、セレクタ62に、 アドレス生成カウンタ部12から連続した数字が入力さ れ、VPI/VCI抽出部20から、入力ATMセルに 含まれるVPI/VCIが送られ、アドレス生成カウン タ部32から、VPIと数字との組合せ数が送られる。 セレクタ62は、物理レイヤアラームが検出されている ときにはアドレス生成カウンタ部12からの連続数字を 選択して出力し、また、VP-AISが検出されている ときにはアドレス生成カウンタ部32からのVPIと数 字との組合せ数を選択して出力し、さらに、こうしたア ラームの検出がなく、VPI/VCI抽出部20からV 20 PI/VCIが送られているときには、そのVPI/V CIを選択して出力する。

【0056】VPI/VCI情報送出部63は、物理レ イヤアラームが検出されているときには、エントリ情報 メモリ14からデータ値「1」を送られた時だけ、セレ クタ62から送られた連続数字を受け入れる。 この受け 入れられた数字は、複数の加入者宅に対応する予め登録 されたVPI/VCIとなっている。このVPI/VC を、VPI/VCI情報送出部63はVC-AISセル 生成部35へ送る。したがって、物理レイヤアラームが 30 検出されたことにより、加入者宅に対応する登録全VP Ⅰ/VCⅠがVC-AISセル生成部35へ送られる。 との登録全VPI/VCIは、物理レイヤアラームに関 連する全VPにそれぞれ属する全VCのVPI/VCI

【0057】VC-AISセル生成部35では、送られ たVPI/VCIに関するVC-AISセルを作成す る。そしてバッファ36を介してVC-AISセル挿入 部37からセルストリームに挿入する。なお、物理レイ ヤアラームが検出されているときには、セルストリーム 40 ルの数を今回送信のPMセルに搭載するようにしてい に有効セルは無いので、適時挿入できる。

【0058】また、VPI/VCI情報送出部63は、 VP-AISが検出されているときには、エントリ情報 メモリ14からデータ値「1」を送られた時だけ、セレ クタ62から送られた組合せ数を受け入れる。この受け 入れられた組合せ数は、VP-AISに対応するVPI を上位ビットに有し、かつ、複数の加入者宅に対応する 予め登録されたVCIを下位ビットに有している。この VPI/VCIを、VPI/VCI情報送出部63はV

AISが検出されたことにより、そのVP-AISに対 応するVPに属する全VCのVPI/VCIがVC-A ISセル生成部35へ送られる。

18

【0059】VC-AISセル生成部35では、送られ たVPI/VCIに関するVC-AISセルを作成す る。そしてバッファ36を介してVC-AISセル挿入 部37からセルストリームに挿入する。なお、セルスト リームにアイドルセルが存在するときには、エントリ情 報メモリ14での照合によりアイドルセルの存在が分か 10 るので、そのアイドルセルに代わってVC-AISセル を挿入するようにする。これにより、従来は、アイドル セルを検出する回路があったのに対し、本発明ではこう した検出回路が不要となる。

【0060】つぎに、第8の実施の形態を説明する。第 8の実施の形態は、OAM処理装置のPM処理部に係わ る部分である。図9は第8の実施の形態の構成を示すブ ロック図である。とのOAM処理装置の左側からはセル ストリームが入力される。このセルストリームには、エ ントリ情報メモリとの照合により発生された一致フラグ と、VPI/VCIのレンジ外れを表すレンジ外れフラ グとが付加されている。VPI/VCI抽出部65は、 そのセルストリームの中からPMセルを探し、そのVP I/VCIを抽出する。PMセルは、性能管理用のOA Mセルであり、OAMセルのペイロード内のOAMセル タイプ領域を見ることでPMセルであることが判別され 得る。OAMセルは、ATMレイヤの制御に使用するA TMセルの一種であり、ATMセルのヘッダのVCI領 域およびPT (Payload Type)領域を見ることで判別でき る。PMセルのペイロードには、OAMセル挿入間隔内 のユーザ情報セル数や誤り検出符号等が搭載されてい る。これらの搭載情報は、ユーザ情報セルのブロック誤 り率、セル損失率、セル混入率等を測定するために必要 なものである。

【0061】例えば、送信側から送ったユーザ情報セル が、受信側に到達するまでにどのくらい損失してしまっ たかを、受信側で調べられるようにするために、送信側 から、ほぼ所定数のユーザ情報セルを送る毎にPMセル を送りだしている。その際、PMセルを前回送信したと きから今回送信するときまでに送信されたユーザ情報セ る。

【0062】計算部67は、順次送られるPMセルの間 (これを以下「PMブロック」と呼ぶ)のユーザ情報セ ルに関する性能を認識するために必要な計算を、複数の 監視項目について、VP/VCチャネル単位に、かつ、 PMブロック毎に行う。例えば、PMブロック毎のユー ザ情報セルの到着数を、VP/VCチャネル単位に算出

【0063】PMデータカウント部68は、計算部67 C-AISセル生成部35へ送る。したがって、VP- 50 で得られたVP/VCチャネル単位、かつPMブロック (11)

毎の複数の監視項目についての計算結果を、各PMブロ ックを横断的に纏め、VP/VCチャネル単位のデータ にする。すなわち、各PMブロック毎に発生した計算結 果をカウンタにより累積する。そして、運用および保守 に関する各種制御を行う制御装置側のCPU70からポ ーリング周期の読み出し要求がきたら、PMデータカウ ント部68はそれらのデータを外部デュアルポートRA M69へ転送する。とれらのデータとは、複数の監視項 目についてのVP/VCチャネル単位のデータであり、 外部デュアルポートRAM69は、これらのデータをC 10 判別する必要がある。CAM74はこうした機能を備 PU70へ通知する前に一時的に格納するものである。 なお、外部デュアルポートRAM69の書き込みおよび 読み出しにおけるアドレス指定について後述する。

19

【0064】外部デュアルポートRAM69は、複数の 監視項目についてのデータをVP/VCチャネル毎に格 納するだけでよいので、従来のように、VP/VCチャ ネル毎だけでなく、PMブロック毎にも格納しなければ ならなかった場合に比べ、メモリの容量が格段に削減さ れる。

【0065】CPU70は、PMデータカウント部68 から外部デュアルポートRAM69への転送所要時間を 考慮に入れたポーリング周期でデータの読み出し要求を 出力する。CPU70が外部デュアルポートRAM69 から読み出したデータは、そのまま制御装置への通知デ ータとなっているので、CPU70での特別な計算処理 が不要となっている。従来は、CPU70で、各ブロッ ク単位のデータを、VPI/VCIを判断して、各PM ブロックを横断的に纏める計算が必要であったが、本発 明ではCPU70がとの計算から開放される。そのた が増加する。

【0066】ところで、送信側がPMセルを送信したい ときには、送信側がアクチベートセルを受信側に送信 し、受信側がアクチベート確認セルを返信して初めて、 PMセルを送出するという手続きが踏まれる。アクチベ ートセルは、これからPMセルを送出してもよいかどう かを送信側が受信側に対して確認をとるためのセルであ り、アクチベート確認セルは、送信側からのPMセル送 出要求を受け付けたことを受信側が送信側に向けて知ら せるためのセルである。

【0067】アクチベートセル発生部71は制御装置か ら、所定のVPI/VCIのチャネルを使ってPMセル を送信したい旨のアクチベート要求を受けると、アクチ ベートセルを受信側へ送信する。アクチベート確認部7 2は、受信側から送られるセルストリームの中からアク チベート確認セルを抽出し、アクチベート確認セルを受 信したことをVPI/VCI保持部73へ知らせる。V P I / V C I 保持部 7 3 は、アクチベートセルを送信し てからアクチベート確認セルが受信されるまでの間、上 記所定のVPI/VCIを保持しておき、アクチベート 50 れ、回路規模を縮小でき、そのため、小型化および低電

確認セルが受信されたときに、そのVPI/VCIをC AM74へ送る。

【0068】ところで、PM処理の実行は、アクチベー ト要求およびアクチベート確認によってアクベート中と されたチャネル(複数のチャネルに対して同時にアクチ ベート要求があり得る) に対してのみ行われる。したが って、現在どのチャネルがアクチベート中なのかを認識 して、PMセルが受信されたときに、そのPMセルがア クチベート中のチャネルを通したものであるかどうかを え、デュアルポートRAM76が、アクチベート中のチ ャネルのVPI/VCIを記憶し、比較部78が、入力 PMセルのVPI/VCIと、アクチベート中のチャネ ルのVPI/VCIとの照合を行なっている。アドレス カウンタ75が発生したカウント値がデュアルポートR AM76の書き込みアドレスとなり、また、そのカウン ト値がシフト部80を経てデュアルポートRAM76の 読み出しアドレスとなっている。シフト部80は、デュ アルポートRAM76の同一アドレスに同時に書き込み 20 および読み出しアクセスが行われることを防止してい る。また、フラグ部79は、アクチベート要求されたチ ャネルのVPI/VCIが読み出されているときにフラ グを出力し、このフラグが出力されているときには、セ レクタ77は、新たにアクチベート要求されたチャネル のVPI/VCIをデュアルポートRAM76へ送らな いようにしている。

【0069】ととで、外部デュアルポートRAM69の アドレス指定に、CAM74の指定アドレスを流用して いる。すなわち、アドレスカウンタ75が発生するカウ め、CPU70がサポート可能なVP/VCチャネル数 30 ント値を上位アドレス生成部81へ加える。比較部78 は、VPI/VCI抽出部65から送られた入力PMセ ルのVPI/VCIと、アクチベート中のチャネルのV PI/VCIとの照合を行い、両者が一致しているとき に一致信号を上位アドレス生成部81へ送る。上位アド レス生成部81は、一致信号が送られているときにアド レスカウンタ75から送られたカウント値を、外部デュ アルポートRAM69のアドレスのうちの上位アドレス として出力する。そして、下位アドレス生成部82は、 PMデータ項目の数だけの連続する数字を発生し、外部 40 デュアルポートRAM69のアドレスのうちの下位アド レスとして出力する。したがって、外部デュアルポート RAM69には、複数のPMデータ項目についてのデー タが、アクチベート中のチャネルのVPI/VCI毎に 格納されることとなる。シフト部83は、同一アドレス に書き込みアクセスおよび読み出しアクセスが集中する ととを防止している。

> 【0070】以上のように、外部デュアルポートRAM 69のアドレス指定に、CAM74の指定アドレスを流 用しているので、アドレス発生用の回路の共用化が図ら

力消費化が実現する。

[0071]

【発明の効果】以上説明したように本発明では、予め登録された複数のVPI/VCIを記憶した出力手段が、入力ATMセルのVPI/VCIを登録VPI/VCIと照合することと、物理レイヤアラーム検出時の全VPのVPI発生とを兼用している。したがって、従来に比べ、重複する部分の共用化が図られ、これによって、OAM処理装置の回路規模を縮小でき、小型化および低電力消費化が図られる。

【0072】なお、物理レイヤアラームではなく、VP-AISが検出される場合でも、同様に重複する部分の共用化が図られる。この場合には、さらに、従来必要であったVC-AISセルをセルストリームに挿入する場合のアイドルセルの検出回路も不要となる。

【0073】また、入力ATMセルのVPI/VCIを登録VPI/VCIと照合する回路を、アラーム処理部、PM処理部、およびUPC部において兼用するようにしている。また、レンジ外れを検出する回路を、アラーム処理部、PM処理部、およびUPC部において兼用 20するようにしている。これにより、OAM処理装置の回路規模を縮小できる。

【0074】さらに、PM処理部においてPMデータカウント部を設けることにより、PMデータを一時的に保管するメモリの容量を削減し、また、制御装置のCPUの負担を削減している。

【0075】さらにまた、PM処理部において、PMデータを記憶するメモリのアドレス発生回路を、アクチベ*

* ートされたチャネルのVPI/VCIを記憶するための メモリのアドレス発生回路で兼用するようにしている。 とれにより、〇AM処理装置の回路規模を縮小できる。 【図面の簡単な説明】

22

【図1】本発明の原理説明図である。

【図2】第1の実施の形態の詳しい構成を示すブロック 図である。

【図3】第2の実施の形態の構成を示すブロック図である。

10 【図4】第3の実施の形態の構成を示すブロック図である

【図5】第4の実施の形態の構成を示すブロック図であ ス

【図6】第5の実施の形態の構成を示すブロック図である。

【図7】第6の実施の形態の構成を示すブロック図である。

【図8】第7の実施の形態の構成を示すブロック図である。


20 【図9】第8の実施の形態の構成を示すブロック図である。

【図10】従来の〇AM処理装置の一部を示すブロック図である。


【符号の説明】

- 1 抽出手段
- 2 アラーム検出手段
- 3 出力手段
- 4 VP-AISセル出力手段


【図1】




【図2】




[図3]




【図10】




【図4】




【図5】




【図6】



【図7】



[図8]



【図9】

